集成电路（IC）漏电失效是半导体制造与应用过程中常见的可靠性问题，直接影响芯片的功耗表现、信号完整性及长期稳定性。随着制程工艺不断微缩，栅氧厚度减小及金属间距缩小，漏电失效机理愈发复杂。精准定位漏电点并解析其物理成因，需要结合电性测试与物理失效分析技术。本文针对 IC 漏电失效的根本原因进行深度剖析，并详细阐述 EMMI、OBIRCH 与 FIB 三种核心分析技术的原理、应用场景及操作流程，为工程技术人员提供系统的失效分析解决方案。
一、IC 漏电失效的物理机制与常见原因
IC 漏电失效通常表现为静态电流（Iddq）异常增大或特定引脚对地/电源阻抗降低。其物理根源主要涉及半导体材料缺陷、工艺偏差及应力损伤。理解这些机制是选择正确分析手段的前提。
1. 栅氧化层击穿（Gate Oxide Breakdown）
栅氧化层是 MOS 器件的核心绝缘层。在高电场应力、工艺缺陷或 ESD 冲击下，氧化层可能发生硬击穿或软击穿，形成导电通路。硬击穿通常导致永久性短路，漏电流极大；软击穿则表现为阻抗降低，漏电随电压变化波动。此类失效在先进制程中尤为敏感，需通过高分辨率成像技术定位。
2. 结漏电与扩散区缺陷（Junction Leakage）
源漏区与衬底形成的 PN 结若存在缺陷，会导致反向漏电流增加。常见原因包括离子注入剂量偏差、退火工艺不当导致的晶格损伤，或金属杂质污染引起的Generation-Recombination 中心增多。结漏电通常具有温度敏感性，高温下漏电流显著放大。
3. 金属迁移与枝晶生长（Metal Migration & Dendrites）
在潮湿环境或高电场作用下，金属离子可能发生电化学迁移，在绝缘层间形成导电枝晶。此外，电迁移（Electromigration）导致金属线空洞或 hillock 生长，也可能引起相邻线路间短路。此类失效多见于封装级或长期可靠性测试后。
4. 工艺颗粒污染与划伤
制造过程中的微粒污染若落在关键区域，可能引起局部电场集中或物理短路。光刻胶残留、刻蚀不完全导致的金属桥接，以及晶圆表面的机械划伤，均是潜在的漏电诱因。这类缺陷通常具有随机性，需通过大面积扫描技术捕捉。
二、核心失效分析技术：EMMI、OBIRCH 与 FIB
针对不同类型的漏电失效，需选用匹配的物理分析工具。EMMI 侧重于光子发射定位，OBIRCH 侧重于热效应与阻抗变化定位，而 FIB 则用于电路修改与截面验证。三者常组合使用以实现精准定位。
1. EMMI 显微发光显微镜分析
EMMI（Emission Microscopy）利用半导体器件在漏电或击穿时产生的微弱光子发射进行定位。当载流子越过势垒或发生碰撞电离时，会释放特定波长的光子。通过高灵敏度 CCD 相机捕捉这些光子，并与芯片版图叠加，可直观显示失效点位置。
- 适用场景：正向偏置结漏电、栅氧击穿、 latch-up 效应等产生光子发射的失效。
- 技术优势：非破坏性，定位精度高，可区分不同波长的发光机制。
- 局限性：对于高阻抗短路或不产生光子的纯电阻性漏电，灵敏度较低。
2. OBIRCH 光学束诱导电阻变化分析
OBIRCH（Optical Beam Induced Resistance Change）利用激光束扫描芯片表面，局部加热引起失效点电阻变化，从而监测电源电流的波动。当激光聚焦于缺陷点（如空洞、高阻短路）时，局部温度升高导致电阻改变，电流变化信号被锁定并成像。
- 适用场景：高阻抗短路、金属线空洞、通孔接触不良、绝缘层薄弱点。
- 技术优势：对非发光型漏电敏感，穿透力强，可检测多层金属下方的缺陷。
- 局限性：需要施加偏压，对于某些热不敏感缺陷可能无法捕捉。
3. FIB 聚焦离子束切割与验证
FIB（Focused Ion Beam）利用聚焦离子束对芯片进行微纳加工。在失效分析中，FIB 主要用于电路切割（Isolation）、沉积连接（Deposit）以及截面制备（Cross-section）。通过切断可疑线路观察漏电是否消失，或制备截面通过 SEM 观察物理结构异常，可最终确认失效机理。
- 适用场景：失效点验证、电路修改、截面形貌观察、多层结构解析。
- 技术优势：纳米级加工精度，可直接观察物理缺陷，验证性强。
- 局限性：属于破坏性分析，通常作为最后验证步骤，成本较高。
三、IC 漏电失效分析标准流程
高效的失效分析需遵循由非破坏到破坏、由宏观到微观的逻辑流程。以下表格展示了结合 EMMI、OBIRCH 与 FIB 的标准分析步骤。
| 阶段 | 操作步骤 | 使用技术 | 目标 |
|---|---|---|---|
| 电性确认 | IV 曲线测试、漏电模式确认 | 探针台、半导体参数分析仪 | 确认失效现象，排除测试误差 |
| 非破坏定位 | 全芯片扫描、热点捕捉 | EMMI、OBIRCH、Thermal EMMI | 锁定失效区域至具体单元或金属层 |
| 电路隔离 | 切断可疑线路、分段测试 | FIB 电路编辑 | 缩小失效范围，确认具体网络 |
| 物理验证 | 截面切割、形貌观察、成分分析 | FIB、SEM、EDX | 观察物理缺陷，确定根本原因 |
在实际操作中，若 EMMI 未发现发光点，应立即切换至 OBIRCH 进行热效应扫描。若两者均定位到同一区域，可使用 FIB 进行去层处理，暴露出具体金属层或栅极结构，最终通过高分辨率 SEM 确认是否存在物理短路或晶格损伤。
四、常见问题解答（FAQ）
1. EMMI 和 OBIRCH 可以同时进行吗？
通常建议分步进行。因为 EMMI 需要黑暗环境捕捉光子，而 OBIRCH 需要激光扫描且监测电流变化，设备配置不同。但在某些集成系统中，可切换模式对同一区域进行互补分析，以提高定位成功率。
2. FIB 切割会不会破坏失效点？
FIB 属于破坏性技术。因此在 FIB 操作前，必须通过 EMMI 或 OBIRCH 完成非破坏性定位。FIB 切割通常选择在失效点附近进行电路隔离，或直接对锁定区域进行截面制备，需由经验丰富的工程师操作以避免误伤关键证据。
3. 封装好的芯片能做漏电分析吗？
可以。EMMI 和 OBIRCH 均可透过封装材料进行检测，但信号会衰减。对于塑封芯片，可能需要开盖（Decap）暴露晶圆表面以提高检测灵敏度。FIB 则通常需要在开盖后进行。
4. 漏电分析周期通常需要多久？
简单案例仅需 1-2 天即可完成定位。若涉及多层金属去层、复杂电路编辑或截面验证，周期可能延长至 3-5 天。具体取决于失效点的隐蔽程度及样品制备难度。
5. 如何预防 IC 漏电失效？
预防需从设计端与制造端入手。设计阶段优化 ESD 保护电路，制造阶段严格控制颗粒污染、栅氧质量及金属刻蚀工艺。此外，加强可靠性筛选测试（如 HTOL、HAST）可提前剔除潜在漏电品。
总结与建议
IC 漏电失效分析是一项系统工程，单一技术往往难以覆盖所有失效模式。EMMI 擅长捕捉活性发光点，OBIRCH 对高阻短路敏感，FIB 则是最终验证的利器。只有将三者有机结合，遵循严谨的分析流程，才能高效锁定根本原因。对于复杂失效案例，建议尽早引入专业第三方实验室介入，避免盲目操作导致证据丢失。
关于上海德垲检测
上海德垲检测作为专业的材料分析与检测服务专家，深耕配方分析、失效分析及材料检测领域。公司配备先进的 EMMI 显微发光显微镜、OBIRCH 热成像系统及双束 FIB-SEM 设备，具备纳米级失效定位与截面分析能力。技术团队拥有多年半导体行业经验，能够快速响应企业研发与生产中的疑难失效问题，提供准确的数据报告与改进建议。
欢迎联系专业工程师，获取针对性的 IC 失效分析方案与技术支持。
